[더테크 이지영 기자]  지멘스와 엔비디아가 수조 단위 검증 사이클을 수일 내 수행하는 AI 칩 검증 기술을 구현하며 프리실리콘 검증 패러다임 전환에 나섰다.

지멘스 디지털 인더스트리 소프트웨어 EDA 사업부는 6일, 자사의 하드웨어 가속 검증 시스템 ‘벨로체 프로FPGA CS(Veloce proFPGA CS)’와 엔비디아의 성능 최적화 칩 아키텍처를 결합해 초대규모 검증 환경을 구축했다고 밝혔다. 이번 기술은 기존 검증 한계를 넘어 수십조(trillions) 사이클을 단기간에 실행·캡처할 수 있는 것이 핵심이다.

양사는 FPGA 기반 프로토타이핑과 하드웨어 가속 검증을 결합해 AI/ML 시스템온칩(SoC) 설계 단계에서 대규모 워크로드를 사전 실행할 수 있도록 했다. 이를 통해 실제 실리콘 테이프아웃 이전에 설계 오류를 검증하고 성능을 최적화하는 것이 가능해졌다.

기술적으로는 확장 가능한 FPGA 아키텍처와 고성능 칩 설계 구조를 통합한 것이 특징이다. 기존 시뮬레이션 및 에뮬레이션 방식이 수백만~수십억 사이클 처리에 그쳤다면, 이번 접근은 수조 단위 검증을 현실적인 시간 내 수행할 수 있도록 끌어올렸다. 이는 AI 반도체의 복잡도가 급증하는 환경에서 필수적인 검증 역량으로 평가된다.

특히 대규모 병렬 처리 기반의 검증 환경은 GPU 중심 AI 워크로드 특성을 반영해 설계됐다. 이를 통해 AI 모델 추론 및 데이터 처리 흐름을 실제 운영 환경과 유사한 조건에서 검증할 수 있어, 시스템 신뢰성과 안정성을 동시에 확보할 수 있다.

지멘스 측은 해당 플랫폼이 단일 FPGA IP부터 수십억 게이트 규모의 칩렛 설계까지 지원하는 확장성을 갖췄다고 설명했다. 엔비디아 역시 AI 컴퓨팅 아키텍처 고도화에 따라 대규모 검증과 시장 출시 기간 단축을 동시에 요구받고 있는 상황에서, 이번 협력이 핵심 기술 기반이 될 것으로 보고 있다.

업계에서는 AI 반도체 경쟁이 설계 성능뿐 아니라 ‘검증 속도’ 중심으로 재편되는 흐름에 주목하고 있다. 수조 단위 사이클 검증이 가능해지면서, 차세대 AI 칩 개발 주기는 단축되고 초기 오류 리스크는 크게 줄어들 것으로 전망된다.