[더테크=조재호 기자] 지멘스 EDA가 적절한 크기의 인공지능(AI) 하드웨어를 제작할 수 있는 솔루션을 발표했다. AI 기술을 디바이스에 직접 탑재하는 엣지 AI 분야에서 효율성이 한층 더 강화될 전망이다.

지멘스 EDA는 31일 애플리케이션별 집적 회로(ASIC) 및 시스템 온칩(SoC)에서 신경망 가속기의 상위수준합성(HLS) 솔루션인 ‘캐터펄트 AI NN(Catapult AI NN)’을 발표했다.

캐터펄트 AI NN은 AI 프리엠워크에서 신경망 기술에서 시작해 C++로 변환하고 이를 반도체칩 설계 프로그램 언어인 베릴로그나 VHDL의 RTL 가속기로 합성해 전력·성능·면적에 최적화된 하드웨어 설계를 최적화해 구현할 수 있도록 지원하는 솔루션이다. 이를 위해 미국 에너지부 산하 연구소인 페르미연구소 및 기타 hls4ml의 주요 기여자들과 긴밀히 협력해 개발됐다.

모 모바헤드 지멘스 디지털 인더스트리 소프트웨어 상위수준설계, 검증 및 전력 부문 부사장 겸 총괄 매니저는 “소프트웨어 신경망 모델을 하드웨어로 구현하기 위해 수작업으로 변환하는 과정은 매우 비효율적이고 시간이 걸리며 오류가 발생하기 쉽다”며 “새로운 캐터펄트 AI NN 솔루션을 통해 소프트웨어 개발 과정에서 최적의 PPA를 위한 신경망 모델을 자동화하고 동시에 구현할 수 있어 AI 개발의 효율성과 혁신의 새로운 시대를 열 수 있다”고 말했다.

최근 AI의 실행시간 및 머신러닝 작업이 기존 데이터센터를 비롯해 소비자 가전부터 의료기기까지 모든 분야로 확대됨에 따라 전력 소비를 최소화하고 비용을 줄일 수 있는 제품에 대한 ‘적절한 크기’의 AI 하드웨어 수요가 빠르게 증가하고 있다.

하지만 대다수의 머신러닝 전문가는 합성가능한 C++, Verilog 또는 VHDL보다는 텐서플로우, 파이토치, 케라스와 같은 반도체칩 설계 프로그램 언어로 작업하는 것이 더 익숙했다. 따라서 AI 전문가가 적절한 크기의 ASIC 또는 SoC를 구현해 머신러닝 애플리케이션을 가속화할 수 있는 간편한 방법이 없었다.

캐터펄트 AI NN은 hls4ml의 기능을 ASIC 및 SoC 설계로 확장한다. 여기에는 ASIC 설계에 맞게 조정된 특별한 C++ 머신 러닝 함수의 전용 라이브러리가 포함되어 있다. 설계자는 이러한 함수를 활용해 지연 시간 및 리소스 절충한 PPA를 최적화할 수 있다.

파나지오티스 스펜주리스 페르미연구소 신기술 부문 부연구소장은 “입자 검출기 애플리케이션에서 매우 엄격한 엣지 AI 제약 조건이 있다”며 “지멘스와의 협력을 통해 과학자와 AI 전문가가 ASIC 설계자가 아니더라도 충분히 전문성을 발휘할 수 있는 합성프로그램을 개발해 하드웨어 전문가들의 업무 효율성을 높이는데도 이상적이다”고 말했다.

캐터필러 AI NN은 현재 일부 테스터용으로 배포됐으며, 오는 4분기에 모든 사용자용으로 배포될 예정이다.