[더테크 뉴스]  KAIST가 동탄교육장에서 삼성전자와 ‘130nm BCDMOS 공정 지원' 협약을 23일 체결한다고 밝혔다. 

KAIST 반도체설계교육센터(이하 IDEC)는 130nm BCDMOS 공정을 위한 설계 전자설계자동화툴과 기술 지원 환경을 마련했다. IDEC은 삼성전자와 협력해 2021년부터 28nm 로직 공정 칩 제작 기회를 학생들에게 제공하고 있다. 

삼성전자가 반도체 설계 전문 인재 양성을 위해 지원하는 BCDMOS는 고전압과 고속 동작이 필요한 전력 관리 응용 분야에 적합한 공정이다. 

KAIST는 이번 협약을 바탕으로 130nm(나노미터) BCDMOS 8인치 공정을 올해 하반기부터 도입해 국내 반도체 전공 석·박사 과정 학생에게 칩 제작 기회를 제공한다.  

올해 제공된 28nm 공정에는 30개 대학 160개 팀, 800여 명의 학생이 설계에 참여해 칩을 제작 중이다. 이번 협약으로 추가된 130nm BCDMOS 공정에는 올해 하반기 20개 팀을 시작으로 내년부터 2년간 상하반기 각 20개 팀이 칩 제작에 참여한다. 

박인철 KAIST IDEC 소장은 “이번 삼성전자의 130nm BCDMOS 공정 지원은 해당 분야를 연구하는 대학에 실질적인 제작 기회를 제공해 연구 성과를 향상하는 데 크게 기여할 것으로 기대된다”라고 말했다.